你好，那么要满足 2+2+4lane 模式下工作的话，我看了K3 CoM260 Kit核心板接口定义：
GND 1 2 GND
MIPI_CSI0_DN0 3 4 MIPI_CSI1_DN0
MIPI_CSI0_DP0 5 6 MIPI_CSI1_DP0
GND 7 8 GND
MIPI_CSI0_CLKN 9 10 MIPI_CSI1_CLKN
MIPI_CSI0_CLKP 11 12 MIPI_CSI1_CLKP
GND 13 14 GND
MIPI_CSI0_DN1 15 16 MIPI_CSI1_DN1
MIPI_CSI0_DP1 17 18 MIPI_CSI1_DP1
GND 19 20 GND
MIPI_CSI2_DN2 21 22 MIPI_CSI2_DN0
MIPI_CSI2_DP2 23 24 MIPI_CSI2_DP0
GND 25 26 GND
MIPI_CSI3_CLKN 27 28 MIPI_CSI2_CLKN
MIPI_CSI3_CLKP 29 30 MIPI_CSI2_CLKP
GND 31 32 GND
MIPI_CSI2_DN3 33 34 MIPI_CSI2_DN1
MIPI_CSI2_DP3 35 36 MIPI_CSI2_DP1
GND 37 38 GND
CSI0、CSI1分别是2lane 数据+时钟差分对，CSI2 是4lane 数据+时钟差分对，我画底板将CSI0、CSI1、CSI2 信号引出，这样是否可行呢？因为我看到资料中原理图中的定义与手册中的定义不太一致，所以我需要确定按照手册中的定义，是否可行。